Pokud pracujete s mikrokontroléry, FPGA nebo sériovými sběrnicemi, pravděpodobně znáte ten chaos kabelů a USB klíčů, které zabírají půlku stolu. ESP32JTAG přichází, aby nastolil pořádek: jedna kompaktní a bezdrátová jednotka, která kombinuje ladění JTAG/SWD, 16kanálový logický analyzátor na 250 MHz, konzoli UART a konfiguraci FPGA, to vše přístupné z prohlížeče.
Zajímavé je nejen to, že spojuje klíčové nástroje, ale i to, že Všichni můžou pracovat současněMůžete ladit MCU, programovat FPGA, analyzovat signály a zároveň otevírat webový terminál z notebooku, tabletu nebo dokonce mobilního telefonu. Díky integrovanému webovému serveru není nutné instalovat žádné ovladače. připojení přes Wi-FiVstupte do rozhraní a pusťte se do práce.
Co je ESP32JTAG a proč je tak zajímavý?
ESP32JTAG je návrh EZ32, který je definován jako Švýcarský nůž pro inženýry embedded systémůZařízení integruje funkce ladění na čipu pro MCU (JTAG/SWD), podporu vývoje pro FPGA (včetně XVC pro Vivado), vysoce výkonný logický analyzátor a webově přístupný UART terminál, to vše v malém provedení, které lze ponechat připojené k testovanému systému.
Ve srovnání s tradičními nástroji, jako je ST-Link nebo základní USB JTAG adaptéry, Kvalitativní skok spočívá ve flexibilitěJe bezdrátový, víceúčelový a zaměřený na moderní pracovní postupy s VSCode, PlatformIO, STM32CubeIDE, Arduino IDE nebo Vivado. Navíc se jedná o otevřený hardware a software s publikovanými schématy, kusovníky a firmwarem pro usnadnění auditu, přizpůsobení a vylepšování komunitou.
Architektura a hlavní komponenty
Srdcem zařízení je modul Espressif ESP32-S3 (viz příručka ESP32 Agent Dev Kit) s dvoujádrovým CPU (Xtensa LX7) až 266 MHz, doplněné 16 MB flash paměti a 8 MB PSRAM pro zpracování bezztrátového ladicího provozu, webového uživatelského rozhraní, protokolů a vyrovnávacích pamětí logického analyzátoru.
Druhým pilířem je malá FPGA s několika 5k logických hradel a 1 Mbit RAM, kompletně řízený z ESP32. Tato programovatelná logika umožňuje přepínání funkcí portů, implementaci vysokorychlostních signálových můstků a udržení vzorkování analyzátoru bez omezení hlavního CPU.
Bezdrátové připojení závisí na recenzi: některé zdroje uvádějí Wi-Fi 6 a Bluetooth 5.0Zatímco jiní poukazují na 2,4 GHz 802.11 b/g/n (Wi-Fi 4) a BLE 5.0. V každém případě je přístup založen na bezdrátovém provozu prostřednictvím rezidentního webového rozhraní (na FreeRTOS a ESP-IDF), které zpřístupňuje konfiguraci, aktualizace OTA, dokumentaci a nástroje.
Přední strana zahrnuje 1,83″ LCD displej zobrazit IP adresu, stav Wi-Fi a systémová data, což je velmi užitečné, když je zařízení „připojeno“ k testovanému zařízení a potřebujete ho na první pohled v síti lokalizovat.
Co se týče fyzického formátu, deska plošných spojů je přibližně 33 x 40 x 5 mm (zaměnitelné údaje, například 40 × 33 × 5 mm dle datového listu), je napájen přes USB-C a nabízí čtyři konfigurovatelné čtyřvodičové porty kde se nacházejí režimy JTAG/SWD, UART a logický analyzátor, kromě monitorování cílového napětí a řízení resetu.
Výkonný debugger MCU bez úzkých hrdel
Ladicí aspekt mikrokontrolérů jde nad rámec základů: Funguje s OpenOCD, GDBServer, Blackmagic Probe a CMSIS-DAP.Proto se bezproblémově integruje s nejběžnějšími IDE (VSCode, STM32CubeIDE, Arduino IDE, PlatformIO…).
Ve srovnání s ekonomickými sondami jako ST-Link (které se obvykle montují) ARM na 72 MHz se 128 KB flash paměti a 24 KB RAMESP32-S3 na 266 MHz s 16 MB flash a 8 MB PSRAM je v jiné lize. Tato rezerva zdrojů snižuje pravděpodobnost ztráty ladicích dat a umožňuje udržovat náročné relace, zatímco ostatní funkce běží paralelně.
Kombinace CPU, paměti a FPGA vede k plynulejšímu pracovnímu postupu: Méně bloků, méně čekánía schopnost udržovat zarážky, kontrolu paměti a protokolování bez ovlivnění analyzátoru nebo webového terminálu.
Logický analyzátor: 16 kanálů při 250 MHz
Jedním z tvrzení je jeho logický analyzátor 16 kanálů při 250 MHzToto číslo překonává hodnoty dražších jednoúčelových analyzátorů. To otevírá dveře vzorkovacím sběrnicím, jako je vysokorychlostní SPI, zachycování úzkých událostí a časování krátkých intervalů bez nutnosti dalšího vybavení.
Webové rozhraní analyzátoru umožňuje konfigurovat kanály, pořizovat snímky obrazovky z prohlížeče a prohlížet průběhy bez nutnosti instalace stolního softwaru. Je ideální pro ověřování protokolů, kontrolu latence nebo hledání závad při ladění firmwaru.
Webové rozhraní pro logický analyzátor
Z webového panelu můžete nastavit základní prahové hodnoty, časy a spouštěče, a také stáhnout snímky obrazovky pro další analýzu. Praktickou výhodou je, že nejste závislí na ovladačích hostitele ani na proprietárních licencích.
Bezdrátový a bezovladatelný provoz
Integrovaný HTTP server eliminuje nutnost instalace balíčků: Zapněte jej, připojte se přes Wi-Fi a vstupte do uživatelského rozhraní.Najdete zde systémová nastavení, aktualizace firmwaru, přístup k dokumentaci a utilitám (WebUART, analyzátor, konfigurace portů…).
Pokud jde o konektivitu, v závislosti na zdroji a hardwarové iteraci se uvádí jak Wi-Fi 6, tak i 2,4 GHz 802.11 b/g/n (Wi-Fi 4), vždy s… Bluetooth 5.0 BLECo se týče kabelů, je tu USB-C, který poskytuje napájení a programování v případě potřeby.
Webový terminál
Konzole UART přístupná z prohlížeče nahrazuje mnoho relací sériový monitor Tradiční. Bez dalších kabelů nebo virtuálních emulátorů si můžete prohlížet protokoly, odesílat příkazy a trvale připojit nástroj k cílovému zařízení.
Podpora a pracovní postupy FPGA
ESP32JTAG pokrývá také stranu FPGA: nabízí JTAG pro programování a ladění a je kompatibilní s... openFPGALoader a s XVC (Xilinx Virtual Cable) pro integraci s Vivado. To umožňuje vytváření hybridních pracovních postupů MCU+FPGA z jednoho zařízení.
VSCode a Vivado – ladění MCU během iterace FPGA
Typický scénář: zatímco iterujete na logice FPGA s Vivado přes XVC, udržujete MCU pod OpenOCD nebo BlackmagicA pokud potřebujete korelovat události, spustíte logický analyzátor, abyste zjistili, co se stalo na kritických řádcích.
Podporované režimy a I/O
Stručně řečeno, režimy a porty: ladění JTAG/SWD pro MCU (OpenOCD, Blackmagic Probe, CMSIS-DAP), JTAG pro FPGA s openFPGALoader a XVCUART s WebUART/WebTerminálem a 16kanálovým logickým analyzátorem. Monitoruje také cílové napětí a umožňuje resetování.
Čtyři čtyřvodičové konektory jsou podle potřeby přiřazeny různým rolím, přičemž FPGA přebírá kontrolu V případě potřeby multiplexuje a udržuje vysokorychlostní signály. Cílem konstrukce je zjednodušit kabeláž a snížit počet adaptérů na konzoli.
Otevřít uvnitř: Hardware a firmware
Filozofie projektu je otevřená: schémata, desky plošných spojů a kusovníky budou zveřejněny před ukončením výroby a Firmware je založen na ESP-IDF a FreeRTOS., integrující části jako openocd-on-esp32, blackmagic-debug, CMSIS-DAP (DAPLink) a openFPGALoader.
Kromě dokumentace k samotnému zařízení budou k dispozici i stručné úvodní příručky ve formátu PDF. videonávody v přípravě a komunitní kanál (Discord a GitHub) pro sledování problémů a příspěvků.
Srovnání a praktický výkon
Ve srovnání s klasickými analyzátory typu ST-Link nebo Saleae se tento návrh vyznačuje kombinací několika funkcí s... dostatečnější hardwarové prostředkyTato dodatečná podpora CPU, RAM a FPGA pomáhá předcházet výpadkům zachycení, zablokování rozhraní nebo ztrátě paketů během delších relací.
Důležité je také přenositelnostDíky malým rozměrům a napájení přes USB-C jej lze ponechat integrovaný v testovacím stole nebo uvnitř pouzdra prototypu, s další výhodou obrazovky, která umožňuje jeho lokalizaci v síti bez nutnosti připojení k hostiteli.
Stav hardwaru, výroba a balení
Tým prošel revizí hardwaru v1.3 a pracuje na verzi v1.4, zaměřené na vylepšení. RF Wi-Fi, kryt a detaily povrchové úpravy. Myšlenka je, že verze 1.4 bude velmi blízká výrobní jednotce.
Výrobu bude zajišťovat montážní závod na plošné spoje se zkušenostmi s produkty založenými na ESP32. Všechny desky budou Otestují jeho funkčnost (bezdrátové připojení, ověření I/O a ověření LCD) před zabalením.
Balení bude odpovídat standardům spotřební elektroniky: maloobchodní krabice s ochranné vložkyHlavní jednotka je zabalena v antistatickém sáčku a příslušenství je zabaleno v polyetylenových sáčcích. Zásilky budou pro celosvětovou distribuci směrovány přes sklad společnosti Mouser.
Certifikace, dostupnost komponent a vyspělost firmwaru
V záležitostech dodržování předpisů a regulace se očekává certifikace FCC nejprve CE a UKCA. Použití předem certifikovaného modulu ESP32-S3 urychluje část procesu, i když konečná certifikace celého produktu může způsobit zpoždění.
Pokud jde o napájení, volba ESP32-S3 a standardní komponenty Jeho cílem je zmírnit rizika spojená s globální dostupností. Na úrovni softwaru jsou základní funkce funkční, testování a dokumentace se rozšiřují; díky otevřenému zdrojovému kódu může komunita pomoci s opravou chyb a rychlým přidáváním funkcí.
Cena, kampaň a logistika
ESP32JTAG je k dispozici k předobjednání na Crowd Supply. Americký dolar 139s dopravou zdarma do USA a 12 dolarů do zbytku světa. Kampaň překročila svůj cíl financování a potrvá do 4. prosince 2025, přičemž dodávky by měly začít 14. února 2026.
Logistika je řešena prostřednictvím sítě Mouser, což usnadňuje sledování a spolehlivost v globálních zásilkách. Vyřizování a správa objednávek probíhají v souladu s vaší obvyklou platformou.
Webové rozhraní: konfigurace, OTA a integrovaná dokumentace
Vestavěné uživatelské rozhraní nabízí konfiguraci systému, mapování portů, síťové možnosti a přístup k Aktualizace firmwaru OTATaké centralizuje dokumentaci, takže nejste závislí na místních manuálech.
Z prohlížeče můžete přepínat mezi webovým terminálem, analyzátorem signálu, stavovými panely a oblastmi diagnóza s interními metrikami, což urychluje řešení problémů bez nutnosti přeskakování mezi aplikacemi.
Poznámky k připojení: Wi-Fi a Bluetooth
Podle různých zdrojů se Wi-Fi připojení může vztahovat na 802.11 b/g/n (Wi-Fi 4) nebo Wi-Fi 6 V některých verzích. Ve všech případech je zmíněno Bluetooth 5.0 BLE. Kromě bezdrátového připojení je vždy k dispozici USB-C pro napájení a případně i programování.
Dokumentace k Espressifu: OpenOCD a GDB v ekosystému ESP32
Pokud pracujete v prostředí ESP-IDF, budete znát oficiální příručku Espressif pro instalaci OpenOCD a ladění s GDB. Vysvětluje, jak spolu souvisí. xtensa‑esp32‑elf‑gdbOpenOCD a rozhraní JTAG pro ladění, stejně jako část pro kompilaci, načítání aplikací a monitorování.
Při výběru JTAG adaptéru doporučují úroveň kompatibility (obvykle 3,3 V na ESP32) a berou na vědomí, že standardní JTAG port ESP32 neobsahuje TRST. Minimální signalizace požadovaná pro propojení je TDI, TDO, TCK, TMS a GNDs možným vedením Vtar pro opravu napětí a volitelným SRST proti CH_PD. Také varují, že ESP32 nepodporuje SWD, ačkoli ESP32JTAG poskytuje SWD pro jiné rodiny MCU.
Během instalace OpenOCD je vhodné ověřit, zda je prostředí ESP-IDF správně načteno a zda je proměnná OPENOCD_SCRIPTS Toto se týká konfiguračních skriptů. Pokud se v systému Linux/macOS vyskytnou chyby v oprávněních, je třeba delegování oprávnění zkontrolovat podle souboru README balíčku.
Chcete-li spustit OpenOCD s konkrétní deskou, postupujte takto: konfigurační soubory vhodné (cesta se obvykle nachází v souboru build/project_description.json v poli debug_arguments_openocd). Pokud se zobrazí zpráva „Cannot find board/…cfg“, zkontrolujte OPENOCD_SCRIPTS a ujistěte se, že soubor skutečně existuje tam, kde je uveden.
Průvodce také popisuje možnosti načítání JTAG pomocí příkazu program_esp (file, offset, verify, reset, exit, compress, encrypt, no_clock_boost, restore_clock) a doporučuje nejprve vyzkoušet z příkazového řádku s GDB, než přejdete na IDE jako Eclipse nebo VSCode.
Při ladění, příklady navigace kódu, zásobníku volání a hilosJsou zde zahrnuty zarážky (včetně podmíněných), krokování, čtení/zápis z paměti a pozorování proměnných. Podrobně jsou popsány binární cesty (src/openocd) a konfigurace skriptů pro každý operační systém pro kompilaci OpenOCD ze zdrojového kódu.
Alternativy, ekosystém a tržní kontext
Existují související nástroje, které doplňují nebo překrývají své funkce: například WiSer pro bezdrátové P2P spojení nebo USB-cereálie pro testování zařízení s USB-C. Byla také zaznamenána hardwarová podobnost mezi ESP32JTAG a deskou LILYGO T-FPGA (ESP32-S3 + FPGA GW1N), ačkoli značka FPGA v ESP32JTAG není oficiálně potvrzena.
Pokud jde o externí debuggery, pak je tu známý ST-Link pro STM32 nebo ESP-Prog JTAG linky od Espressifu se připojují k ESP32 a v logických analyzátorech se používají modely typu Saleae. Klíčový rozdíl spočívá v tom, že ESP32JTAG zvládá několik funkcí současně a dělá to bez použití USB kabelu k hostiteli.
Pokud se podíváte na online obchody, není nouze o porovnávací nástroje a formuláře typu „Viděli jste nižší cenu?“. Mnoho obchodů Tyto průzkumy využívají k udržení konkurenceschopných cen, i když ne vždy se jim podaří srovnat ceny se všemi nabídkami, které obdrží.
Doporučené technické specifikace
- Procesor: Dvoujádrový ESP32-S3 až 266 MHz
- paměť: 16 MB flash paměti, 8 MB PSRAM
- Připojení: Wi-Fi (v závislosti na zdroji, Wi-Fi 4 nebo Wi-Fi 6), Bluetooth 5.0, USB-C
- Obrazovka: 1,83″ LCD displej pro IP adresu, stav Wi-Fi a informace o systému
- FPGA: ~5k logických hradel, 1 Mbit RAM, konfigurovatelné z ESP32
- I / O: Čtyři konfigurovatelné 4vodičové porty
- Systém: FreeRTOS na ESP-IDF
- rozměry: 33 × 40 × 5 mm (deska)
- Podporované režimy: MCU JTAG/SWD (OpenOCD, Blackmagic, CMSIS-DAP), JTAG pro FPGA (openFPGALoader, XVC/Vivado), UART s WebUART, 16kanálový logický analyzátor, monitor napětí a reset
- Distribuce: Mouser po celém světě; baleno v antistatickém sáčku a ochranných materiálech
Dokumentace, podpora a plán
EZ32 publikuje webový panel s uživatelskými příručkami a aktualizacemi a pracuje na Rychlý start v PDF a ukázková videa (STM32, Raspberry Pi Pico a ESP32). Kampaň také obsahuje srovnání s dalšími nástroji a novinky o certifikacích a výrobě.
Pro podporu komunity, a Svár a repozitář GitHub pro hlášení problémů. Také slíbili vydání dalších materiálů o hardwaru s otevřeným zdrojovým kódem (zatím nebude upřesněno).
